職位描述：

1. 負責模擬集成電路版圖設(shè)計和版圖驗證。

2. 理解并安裝代工廠所提供的design kit，版圖設(shè)計規(guī)則和驗證工具。

3. 與設(shè)計工程師充分溝通，確保滿足設(shè)計工程師對布局的要求。

4. 根據(jù)不同IC代工廠的要求進行tapeout和maskview。

職位要求：

1、相關(guān)科系之大學(xué)或碩士一年以上，電子電機或相關(guān)專業(yè)。

2、熟悉CMOS布局結(jié)構(gòu)及工作原理，熟練掌握Calibre驗證工具的DRC/LVS/XRC流程和方法。

3、熟悉Linux作業(yè)系統(tǒng)，熟練使用Cadance Virtuoso XL等版圖設(shè)計工具。

4、熟悉高精度匹配和各類寄生，熟悉Latch-up，Antenna發(fā)生機理及解決辦法。

5、有成功流片經(jīng)驗者優(yōu)先考慮。